DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat (c) 2004 EPO. All rts. reserv.

10588521

Basic Patent (No, Kind, Date): JP 4161984 A2 920605 < No. of Patents: 001>

(English)

IPC: \*G09G-003/32; G09F-009/40 Language of Document: Japanese

Patent Family:

Patent No Kind Date Applic No Kind Date

JP 4161984 A2 920605 JP 90290585 A 901026 (BASIC)

Priority Data (No,Kind,Date): JP 90290585 A 901026 DIALOG(R)File 347:JAPIO

(c) 2004 JPO & JAPIO. All rts. reserv.

03796884

LARGE-SIZED PICTURE DISPLAY BOARD SYSTEM HAVING MULTIPLE GRAY **LEVEL** 

PUB. NO.:

**04-161984** [JP 4161984 A]

PUBLISHED:

June 05, 1992 (19920605)

INVENTOR(s): JIN SHIYOUN SHII

JIAN CHIEN HOONGU **KUWAN SHIN TOON KUAN CHIYUN TAO** YAN TSUEN SHIEE

SHIYOU CHIYUN CHIOU

DAA CHIEN YUE

APPLICANT(s): OPUTO TETSUKU CORP [000000] (A Non-Japanese Company or

Corporation), TW (Taiwan)

APPL. NO.:

02-290585 [JP 90290585]

FILED:

October 26, 1990 (19901026)

INTL CLASS:

[5] G09G-003/32; G09F-009/40

JAPIO CLASS: 44.9 (COMMUNICATION -- Other); 42.2 (ELECTRONICS -- Solid

State Components)

JAPIO KEYWORD:R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors,

MOS); R116 (ELECTRONIC MATERIALS -- Light Emitting Diodes, LED); R131 (INFORMATION PROCESSING -- Microcomputers &

Microprocessers)

#### LARGE VIDEO DISPLAY BOARD SYSTEM HAVING MULTIPLE GRAY LEVEL

Patent number:

JP4161984

Publication date:

1992-06-05

Inventor:

JIN SHOWN SHI; JIAN CHEN HOONG; KWAN SHIN TON;

KUAN CHUN TAO; YAN TSUEN SHEE; SHOO CHUN CHIOU;

DAA CHEN YUE

Applicant:

**OPT TEC CORP** 

Classification:

- International:

G09G3/32; G09F9/40

- european:


Application number: JP19900290585 19901026

Priority number(s):

#### Abstract of JP4161984

PURPOSE: To obtain a clear dynamic advertisement display effect by allowing a potential holding capacitor to start charging immediately after the start of a controlling transistor(TR) and driving TR to emit light.

CONSTITUTION: The basic unit of a large video display board is a light emitting diode(LED) 1 and its driving circuit and a main element has a driving MOSFET 11, a feedback electric resistor Rs 13 and a potential holding capacitor Cgs 14. The amount of a current flowing into the LED 1 is controlled by the potential Vgs value of the capacitor Cgs 14, the luminance of the LED 1 is expressed in a large LED array by a different brightness gray level to generate a stereoscopic graphic effect. Since the Vgs value is controlled by the charge/discharge of the capacitor Cgs 14, the potential level of the capacitor Cgs 14 becomes equal to the brightness degree of the display board. Consequently an excellent and clear dynamic video advertisement or display effect can be obtained.



Data supplied from the esp@cenet database - Worldwide

LLSI AVAILABLE COPY



⑩日本国特許庁(JP)

⑩特許出願公開

## ⑫ 公 開 特 許 公 報 (A)

平4-161984

@Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成4年(1992)6月5日

G 09 G 3/32 G 09 F 9/40 9176-5G C 7926-5G

審査請求 有 請求項の数 6 (全13頁)

**②発明の名称** 多重グレイレベルを有する大型映像表示ボードシステム

**到特 題 平2-290585** 

②出 願 平2(1990)10月26日

**@発明者 ジン・ショウン・シー 台** 

台湾、シンチュ、チェン・クン・ロード、セクション・

1、アリー・70、7、エフ・1

⑩発 明 者 ジアン・チェン・ホーング

台湾、シンチュ、フアン・ホウ・ストリート、レーン・

89、アリー・3、ナンバー・24、エフ・5

⑫発 明 者 クワン・シン・トーン

台湾、カオウシン、アン・ニン・ストリート、ナンバー・

578、エフ・3

⑪出 願 人 オプト・テック・コー

ポレイション

台湾、シンチュ・サイエンス - ベースド・インダストリアル・パーク、インダストリー・イースト・4・ロード、ナ

ンバー・32

砲代 理 人 弁理士 川口 義雄 外4名...

最終頁に続く

明 紐 音

1. 発明の名称

多 重 グ レイ レベ ルを 有 す る 大 型 映 像 表 示 ボード システム

#### 2. 特許請求の範囲

(1) 多質グレイのですする大型でのない。 1つのででは、 1つのででは、 1つのででは、 2を光光には、 2を光光には

フィードバック電気抵抗とを含み、一旦該制御用トランジスタが起動されると、ただちに前記電位保持キャパシタに充電を開始させ、同時に該駆動トランジスタを駆動して発光させるシステム。

る請求項1に記載のシステム。

- - (4) 発光ダイオード表示板が 1つの共通接地及び共通電源を有する構造の発光ダイオードの N × M の ア レイより形成され、その中で各画素は 1つ1つ

3. 発明の詳細な説明

#### 発明の背景

この発明は多重なグレイレベルを表示できる大型映像表示システムに関し、 1つの特殊回路(例

えばまガティブフィードパック取いは映像でドをおかって発光ダイオオードパックを光がイオオートパックを光がイオオートパックを光がイオオートパックを光がイオオートパックによって発生したのでは、イクを強いいないがある。全体の回路は、小型パソコン或いはリアである。全体の回路は、小型パソコン或いはリアでカイムでブログラマブル制御の映像表示を実施するものである。

 式表示板は住々にして証券取引所、空港及び駅の ダイヤ等のデータを表示するのに応用され、用途 は極めて広れなものである。

の固定図形 (GRAPFIC) の表示を実行できる。

別に単点のグレイレベルの発光ダイオードの輝

しているので、このような表示装置は従来の白魚 電灯において発生する欠点を解消することができ るようになった。その使用寿命が10年以上に建す ることができ、作動電圧及び電流がより小さく (1.5~ 2.5 V. 5~ 20 a A) 、それと共に赤、黄、 緑等の色彩を有する等の優れた点がある。更にそ のスペクトルがより狭いので視覚感度が一層強烈 であって、よりよい広告・広報の効果を有してい るので、現在日増しにその使用が増えている。 LEDは固体電子素子の 1種であるので、小型の LEDアレイ (5×1 或いは &× &) は容易に自動機 柢で製作及び包装することができる。この他に、 ダイオードは逆方向阻止の効果があるのでブリッ ジ式アレイ構造を構成することができ、図に示す のは、現在一番使用されている回路である。この 回路はX及びY方向の同期マルチプレクシングを 怪て走査の機能を達成できるので或るプログラム

度の制御も、また迅速な点域のパルス作業時間の長短を制御する方法によって平均輝度の変化を表しることができる。この状況下において、もしれば、日で見てこのパルスウェーブ (PDISE TATE)作業時間と正比例をなす輝度の変化が得られる。この上に対策度の変化が得られるの上において比較的容易に達成できるが、大型発光が、おした状況を見てきるが、大型発光が、カード表示板(例えば運動場の表示ボード)の用途に説明する。次に例を用いて記に説明する。次に例を用いて記に説明する。次に例を用いて下記に説明する方法には、次に例を用いて下記に説明する。次に例を制御する方法には、次に関を用いて記に説明する。次に例を制御する方法に対しません。次に例を用いて記に説明する方法には、次に例を用いて下記に説明する方法には、次に例を用いて下記に説明する方法には、ないのを用いて下記に説明する方法には、ないのを見ばません。次に例を用いて下記に説明する方法には、ないのを用いて下記に説明する方法には、ないのを見からないのである。

表示ポード: N×Nアレイ

単体発光ダイオードの規格: 1.8V. 20 mA
フレームレート (FRANE RATE): 301 r an t/1 t c
1 つの画業 (PICTURE ELEMENT) の帯留時間
(PRIEL DVELL TIME): T = 1/ (30× N)、

もしも同等の視覚輝度を保持しようとすれば各

|つの発光ダイオードの瞬間トリガ電流(は下記 条件に適合しなければならない。

 $I \times T = 20 a \lambda \times (1 / 30)$ 

即 5  $1=20\,\mathrm{mA}\times(1/30)\times30\times\mathrm{N}=20\,\mathrm{mA}\times\mathrm{N}$  それゆえ画面が  $256\times256$  画素のアレイである場合は、  $1=20\,\mathrm{mA}\times256\times256=10\times64=1280\,\mathrm{A}$ であって、これは不可能なことである。

かりに Salの発光ダイオードで組成された場合、1 つのLEDごとの関間トリガ電流もまた 320 A以上になるが、これも又不可能なことである。なぜなら目下LEDの関間電流の最大なるものは約100 A以下であり、その駆動電圧は 100 V以上の高さを必要とする。

この他によく知られているごとく、各「つの LED自身に約「つの直列抵抗があり、この電気 抵抗はダイオードP-N接合面からベースのチッ プ電気抵抗、及び包装時の銀ペースト自体とチッ

ダイオードイメージ(グラフィックに非ず)の表示スクリーンが未だに実現していないかの由縁である。

#### 発明の概要

本発明は多重グレイレベルの映像を表示する。 種の発光ダイオードアレイを有する大型電子を表示 ポードシステムである。その中で表示が一方である。 ログラマブル制御の高解像度の大型画面、「可能 性、輝度直線状化の発光ダイオード駆動回路を 電圧及び低電流のノンバルス駆動回路を有している。 の特徴を有している。

し E D の 賃度は特殊構造 (例えば ネガティブバック 或いはイメージカレント 回路) を 経て 制御されて、映像アナログ信号と正比例の 関係に ならしめ、 画業の走査においては、 1つの 制御トランジスタを利用して対応する画案を有する 電位保持キ

総じて、瞬間点滅のパルスウェーブの作業時間の穏で発光ダイオード輝度のグレイレベルを制御すれば、表示ボードの方法(N×N)の増加により不可能な設計となる。これはなぜ現在大型発光

本発明の目的は「1つのより低い電流の連続駆動で組成されたLEDを提供し、多重グレイが、で有する大型映像表示システムとならしEDののようである。この他にグラフィックを制御するものである。このかイメークを介して実行され、動的イメージの画変化を連成するものである。

#### 実 施 例

本発明は「つの多重グレイレベルを有する大型映像表示ボードを開示するもので、その基本単位は「つの発光ダイオード(LED)」とその駆動のであり、第1A図に示すごとくである。第1A図に示すごとくである。第1A図に示すごとくである。第1LED「1と12を含み、その内MOSFET」11はLED「1を含み、その内MOSFET」12は信号の更新を制御する。その他に「1つのフィードバックの最低抗RS」13と「1つの電位保持キャバシタの境作原理を説明するために、該回路を第1B図と第1C図の 2つの部分に分けてその内容を下記に説明する。

(1) 第1 B 図に示すのは 1つの L E D 駆動回路で、その主たる素子は 1つの駆動 M O S F E T 11と、1つのフィードバック電気抵抗 R s 13と、 1つ

このような「組の線路が配設されている。

(2) 第1 C 図に示すのは 1つの信号再生回路であり、それは 1つの制御M O S F E T 12と 1つの電位保持キャパシタ14 (このキャパシタは上記の駆動回路のキャパシタ C 13と同一である) とである。

第1 C 図に示すことく、 1つの 電圧信号
V sile 21を入力し、且つM O S F E T 12が導通した場合、電流がM O S F E T 12を流れて、キャパシタ! (に対して充電を始める。 該電位保持キャパシタ! (の電位充電が入力信号の電位に到達するのを待って、制御M O S F E T 12をすぐに閉め、該電位保持キャパシタ! (はこれにより信号が M 配置することができる。

よく知られているごとく、極めて小さな弱波電流により電位保持キャパシタルの電位が放電によ

V \* i値はキャパシタ C \* i 14の充電放電によって制御されるので、キャパシタ C \* i 14の電位レベルは表示ボード上の明暗程度と等しくなる。本発明のLEDアレイには、各 1つのLEDに全て

り段々と低下するが、絶えず迅速に入力信号と該 電位保持キャパシタCgiの信号が更新された場合、 その最独した電流は無視することができる。同時 に、現下使用されている電界効果トランジスタ (FIELD EFFECT TRANSISTOR) の導速速度は非常に 早く、充分の時間で電位保持キャパシタCgiが入 力信号と同等レベル迄に充電するのを許容するこ とができる。

然しその中になおも「つの問題がある。即ち」つのLEDの電流(輝度)一電位(入力電位)の曲線は、白熱電燈のごとく簡単な直線的関係を育していなく逆にかなり非直線状的曲線であり、第2回の曲線Aに示すごとく、カットオフ電圧より高い電圧を入力すれば、電流は急速に上昇するので、LEDを利用して異なった輝度を表示することはかなり困難なことである。

曲線Aから分かるように、かりにこの発光ダイ

オードを点灯して B! 或いは B 1 の 1種の異なった 輝度にするには、 その 人力 電圧 はそれ ぞれ V A 1 と V A 2 である。 その間の電圧 差値 はかなり狭く、 ただ極めて限られた電圧 等級で電流を制御して使用することしかできず、 もしも電圧が少しでも不安定なら、輝度に非常な大きい変化をもたらす。

上記の非正線状の関係を改善するに、本発明は 1つの特殊のフィードバック回路を含めて 1つの特殊のフィードバック回路を含めて 1つの特殊のフィードバックの 10日かフィードバック作用を経たなくの 10日かカードがカーで 10日かカーで 10日かカーで 10日に 10日に

本発明のフィードバック設計駆動MOSFET

つのホールディングキャパシタ C II II(、 1つの 大チャンネル幅 M O S F E T ゲート G 3 11と 1つ のLED 11を含んでいる。その中のLED、大チャンネル幅 M O S F E T ゲート、ホールディングキャパシタ C II と 制御 M O S F E T ゲートとは 繁 1 A 図に示す業子とは同じなので、 市・ とに注意されたい。 ただ サーンス を りたことに注意されたい。 ただ 小 チャル が ま オル M O S F E T ゲート G 1 13′は 新 ティン を 数紙抗R s 13に代替するものである。

上記回路の入力は「1つの電流信号」であり、この電流は前段信号の出力である。本回路の前段階は「1つのディジタルコンバータと運算増幅器との組合わせ』で、該組合わせはディジタル値を電流信号に変換することができるので、映像電流回路の電流原とみなすことができる。

ゲートG311のチャンネル幅はゲートG113~

11のソース極 S と、 グラウンド 極 G の間に キガティブフィードバック を行うフィードバック 電気抵抗 R s 13を設置して達成するものである。この 電気抵抗 13の設計は多くの電流を消耗しないばかりでなく、またしEDの発光強度をも低下せずに、かえって発光ダイオードの 輝度の範囲を拡大制御 させることができる。

現下本設計はすでにアレイ式発光ダイオードを して 256グレイレベルの表示に選する制御ができ る。本設計でなければ、グレイレベルを制御し難 く、表示されるイメージも立体感を有し難い。

別に第3図に示すごとく、映像電流回路は LEDの輝度直線状化効果を増強することができる。この図の回路は本発明の別の一実施例の基本 グラフィック表示ユニットの集積回路を育し、 それは1つの小チャンネル幅MOSFETゲート G1 13′、1つの制御MOSFETゲート12、1

上記の方法によりて容易に入力ディジタル信号 を必要とする電流信号に変換して、発光ダイオー ドを駆動して発光させる。それは該発光ダイオー ドの電流とディジタル信号が頂線状化関係を保持するように押し進めるので、正確に速成する輝度の直線状化効果を制御する。そして必要とする人力電流信号が更に最弱であり、更に節電を可能にさせ、更にもっと容易に発生させることができる。

現在市場上で使われている大型表示ボードの発 光ダイオードアレイの構造は殆んどが第11図に示すような構造である。その走査方式はX及びY信 号変化を利用して異なる発光ダイオードを点灯する。例えばY1 信号が低レベルで、X2 信号が高レベルで、X2 信号が高レベルで、X2 信号が高レベルの際はしED 2が点灯される。この発生を制つできる。しかも人間の目の視覚疑節の時間を設めてきる。しかも人間の日の視覚疑節の中には比較的大きい電流を発生さればならないことは上記の説明のごとくである。 然し高電流は発光ダイオードの発光効率を低

は全て一緒に接続されているので、ライン走査期間において、同一行の制御トランジスタは全て同時に導通されているので、同一行の全ての電位保持キャパシタ内の電圧は同時に更新される。アレイの作動原理は下記に述べるごとくである。

 せるので、その母皮及び走査速度は制約を受ける。 本発明の設計によれば、上記アレイ回路の欠点 は単画案作動原理で改善することができる。 本発 明のLEDアレイ回路は第4図のごとくである。

に存在しているので、第1行の駆動トランジスタ (川は依然としてONである。それゆえ発光ダイオ ードは継続して発光し、次回更に第1行の制御ト ランジスタを聞いた時に始めて前回キャパシタに ある電圧を変えて、発光ダイオードの輝度を変え る。シーケンス部分はシステム更換の項で述べる。

第1行の制御トランジスタ42が全て閉めた後に、新しい映像データで再び各列のアナログ信号を変え、完成した後に更に第2行の制御トランジスタ42を開く。同様にして第1行の方式で第2行のキャパシタ43に対して充電を行い、この方式にて「行づつ映像データをキャパシタに保存して、全体の映像を表示できるようにする。

図示より分かるように、本発明は共通循極(COMMON ANODE)回路を採用している。その中で全ての発光ダイオードの陽極をV 6.6上に接続し、その陰極は各駆動トランジスタ(1に接続している。

別に本線路は直線式走査方式を採用している。即 ち 1回に 1行 (COLUMN)のデータを更新する。この 方法は画面の点域 (FLICKERING)を減少できるるばか りでなく、しかも並行処理の方法を用いてできるのの フレームレート (FRAME RATE)を向上する理すれる。これは画面をリアルタイムに処理キャで高さいのでは対的となる。本回路は更に最持年末に対方式である。発光ダイ高電位、よりに関することができる。

第 5 図に本発光ダイオードの表示スクリーンシステムのブロックダイアグラムを表示する。その中は下記を含むものである。本発明の新発光ダイオードアレイ構造で組立てられた N× M 表示スクリーン 51、直線式走査変位レジスタ 52、それぞれ N 個のレジスタを有する D / A 53、 1つのタイ

1 1

ネレータ 5(より表示メモリサブシステム 55中の映像データを読み取り走査して発光ダイオードアレイ 51上に表示する。

本発明のアレイ構造と伝統的アレイとの異なる
所は直線状 走査(LINE SCAN)の方式を採用したことにある。また各1行の制御トランジスタのケート全てが一緒に接続されており(第4図のDl.
Dl等を参照)、行を走査している時は、同一行の制御トランジスタは同時にONとなって、この行上の全ての保持キャパシタの電圧は同時に更新される。この方式を採用すれば、フレームレートの効果を達成することができる。

タイミングコントローラとアドレスジェネレー タ 5 (とは 表示 メモリサブシステム 5 5 中の 映像 デー タを 顧 序 よく 読 み 取 り 、 ディ ジ タ ル ア ナ ロ グ コ ン パータ 5 3 の レ ジス タ の レ ジス タ が 全 て 春込まれて ミングコントローラ及びアドレスジェネレータ 5(、 1つの表示メモリサブシステム 55、 1つのデータ 伝送装置 56、 1つのメインストレージ 5 i、 1つの 中央処理ユニット 58、 1つの補助記憶体 5 g 及び 1 つの映像獲得サブシステム 510 である。本システムの運転方式は下記のごとくである。

データを表示した後に、更に 1つのパルス信号を発してこの 1行の全ての制御用MOSFETが全部ONとなる。この場合ディジタルアナログコンパータにより準備されたグレイレベルデータを有するアナログ映像信号は、対応する電位保持キャパシタ中に記憶され、該電位保持キャパシタの電位は対応する発光ダイオードをして該電位が表示する異なった輝度を発するようにさせる。

第6図に示すのは第4図の回路タイミングダイヤグラムである。映像獲得サブシステムが取得した映像データはグレイレベルを育するデータであるので、発光ダイオードアレイにより得られたアナログ信号の入力もグレイレベルなので、グレイレベルを有する映像を表示する効果を達成することができる。上記の方法(即ち 1行づつを順序よく走査し、ON、記憶、OFF、走査を制御)によって、1つのフレームを完全に表示できる。

映像の更換動作は第7A図、第7B図、第7TC図、第7D図に示すごとくである。より、サータの記憶容量の表示は「枚の映像データの1倍の大きさである。これらの図中のA、Bででれて、1枚の映像データのスペースを表別のである。これらの図中のA、Bででいる。発光ダイオードの7レイがスペースの映像を表示する場合、この時もしををでしている。第7A図に示すごとくは改めがイナースAに記憶である。第7A図に示すごとくなりなどでする。第7D図に示すごとく類似の動作を実行する。

このように交互に表示メモリサブシステム 5.5 に対して読取り、音を込みを行うことによって、メ

ている。然しこれらの製品は、 2枚或いは 3枚の回路番板(PCB)を含んでいる。第1枚は発光ダイオードであり、第2及び第3枚は駆動回路である。

第8図に示すごとく、本設計は設計が独創的で あり、大幅に回路の複雑さを簡素化し、各枚の回 路モジュールはただ「枚の回路基板である。

第9図に示すごとく、組合わせてできた大型看板の後ろにはそれに合った金属(或いはその他の適当な材料があり製品類別用途によって決める)ブラケット支持材別で支持及び固定されている。また太陽光線或いは室内照明の反射を避け、且つ近い所や違い所の異なった視覚の要求に合わせて、各発光ダイオードの上に「1つの光学的に設計され」の処理された反射対向板101を第10図のごとくかがせている。

全体装置の配線は今まで類似製品の一番煩わし

モリ 5 i のアクセスの 面突をまぬがれることができる。 それに発光ダイオード 表示アレイ 5 : に合わして高いフレームレートを表示することができる。

本投計の看板は、第8回に示すごとく、 1枚づつの回路基板モジュールで組成され、各回路基板は 1×1 或いは 8×8 のアレイ等で異なった点数の発光ダイオードランプ及び駆動回路によって構成されている。各個のLEDの間隔広さは製品別によって決められる。

1 枚づつの回路基板モジュールを利用してモザイクのように横方向及び終方向に積み上げ、組合わせて大型の表示ボードを製作することができる。

市場上においてはその他の近似製品があるが、
設計及び作動原理が異なっている外に構造的にも
また異なっている。例えば、市場上の日本のシャープ及び台湾の国産品の光宝製品もまたモジュー
ルユニットであり、 1枚づつで大君板に組合わせ

い問題であった。本設計の別の !つの特後は、発光ダイオードアレイの電源供給と区域別の電源供給とは独立して配線することができ、安全であるばかりでなく且つ容易に保全できる点である。そのほか転送の信号線と制振線、数量はその他の製品の電線は各本とも一般の電源であり、光ファイバ或いは誘電体を利用して転送できない。


#### 4. 図面の簡単な説明

第1A図は本発明のLEDを駆動する 1つの駆動回路、第1B図は 1つの駆動回路を示し、それは第1A図回路の部分である図、第1C図は 1つの更新回路を示し、それは第1A図回路の部分である図、第2図に示すのは 1つのLEDの電圧っな度特性曲線であり、その中にフィードバックを含むものとフィードバックを含まない回路の曲線を含んでいる図、第3図は本発明の映像電路図、

#### 特閒平4-161984 (10)

第 4 図は本発明中に使用された単図形換作原理のしたりつからです図、第 5 図は大型映像表すのプロック図、第 6 図は第 4 図に示すの別に号のタイミング関係を示す図、第 7 A 図に第 7 B 図、第 7 D 図は本発明の映像器である。 第 7 B 図は第 8 図の大型型を示す図、第 8 図の大型型を示す図、第 9 図は第 8 図の大型を示すののののののでは、第 9 図のあるにで、で、ないる従来のしたのしたりでは、第 9 図のである。

1……発光ダイオード、!!, 12……MOSFET、
13……フィードバック電気抵抗、11……電位保持
キャパシタ。






FIG. 1C






FIG. 2





## 特閒平 4-161984 (12)





FIG. 9

## BEST AVAILABLE COPY

## 持開平4-161984 (13)






FIG. 10

第1頁の続き		
@発 明 者	クアン・チユン・タオ	台湾、シンチユ、チエン・クン・ロード、セクション・
		1、レーン・70、ナンバー・2、エフ・5
@発 明 者	ヤン・ツエン・シエー	台湾、シンチユ、クアン・フアード・ロード、セクショ
		ン・1、レーン・108、アリー・78、ナンバー・6
@発 明 者	ショウ・チユン・チオ	台湾、シンチユ、チエン・メイ・ロード、ナンバー・42、
	ウ・・・・・	エフ・3
@発 明 者	ダー・チエン・ユエ	台湾、シンチユ、チユアン・チユツン・チエン、リ・ウ
		ー・フエン・8、ナンバー・152

# BEST AVAILABLE COPY